Simbol logika flip-flop R-S yang berdetak pada Gambar 1. Flip Flop tersebut kelihatannya seperti flip-flop RS, kecuali bahwa flip-flop R-S yang berdetak mempunyai satu masukan ekstra yang diberi label CLK (untuk detak).
Operasi flip-flop R-S yang berdetak, masukan CLK ada pada sebelah atas diagram. Perhatikanlah bahwa pulsa detak (1) tidak mempunyai pengaruh terhadap keluaran Q bila masukan S dan R berada dalam posisi 0.
Flip-flop tersebut berada pada mode menganggur atau tetap selama pulsa detak 1. Pada posisi S preset, masukan S (set) dipindahkan ke 1, tetapi keluaran Q belum diset ke 1. Sisi yang naik dan pulsa detak 2 memungkinkan Q menjadi I.
