Blok bangunan dasar untuk rangkaian logika gabungan berupa gerbang logika. Blok bangunan dasar untuk rangkaian logika sekuensial berupa flip-flop (FF). Pertemuan ini membahas beberapa jenis rangkaian flip-flop.
Flip-flop dihubungkan untuk membentuk pencacah, register geser, dan berbagai peralatan
Flip-flop R-S Gerbang NAND
Gambar 1 merupakan rangkaian flip-flop R-S yang mempunyai dua masukan, yang diberi label S dan R. Dua keluaran diberi label Q dan Q'. Pada flip- flop, keluaran selalu berlawanan, atau komplementer.
Dengan kata lain, bila keluaran Q = 1, maka keluaran Q' = 0, dan sebagainya. Huruf “S” dan “R” pada masukan flip-flop R-S seringkali disebut sebagai masukan set dan reset.
Gambar 1. Simbol logika untuk suatu flip-flop R-S
Gambar 2. Rangkaian flip-flop R-S gerbang NAND
Tabel 1 Tabel kebenaran untuk suatu flip-flop R-S
| Mode Operasi | Masukan | Keluaran | Keterangan | ||
| S | R | Q | Q' | Pengaruh pada keluaran Q | |
| Larangan | 0 | 0 | 1 | 1 | Larangan / Jangan digunakan |
| Set | 0 | 1 | 1 | 0 | Pengesetan Q menjadi 1 |
| Reset | 1 | 0 | 0 | 1 | Pengesetan Q menjadi 0 |
| Tetap | 1 | 1 | Q | Q | Tergantung pada keadaan sebelumnya |
Pengaktifkan pengesetan (pengesetan Q ke 1) pada Gambar 2, diperlukan suatu logis 0. Untuk mengaktifkan reset,atau menghapus (Q ke 0), juga diperlukan suatu logis Q. Oleh karena itu, untuk membuka atau untuk mengaktifkan diperlukan logis 0, maka flip-flop, simbol logika pada Gambar 3 biasanya lebih teliti.
Perhatikan gelembung pembalik pada masukan R dan S. Gelembung pembalik ini menyatakan bahwa masukan set dan reset diaktifkan oleh suatu logis 0.
Gambar 3. Simbol logika untuk suatu flip-flop R-S yang berdetak
Tidak ada komentar:
Posting Komentar
Catatan: Hanya anggota dari blog ini yang dapat mengirim komentar.